# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-290467

(43)Date of publication of application: 15.10.1992

(51)Int.CI.

H01L 27/092 G02F 1/136 H01L 27/12 H01L 29/784

(21)Application number: 03-055027

(71)Applicant: SHARP CORP

(22)Date of filing:

19.03.1991

(72)Inventor: MATSUSHIMA YASUHIRO


SHIMADA NAOYUKI TAKATO YUTAKA

#### (54) ACTIVE MATRIX SUBSTRATE

### (57)Abstract:

PURPOSE: To provide an active matrix substrate having CMOS inverter which is composed of an N-type TFT and a P-type TFT almost equal to the absolute value of threshold voltage.

CONSTITUTION: A CMOS inverter is formed by an N-type TFT 35a and a P-type TFT 35b and the threshold voltage of a channel layer 12a of the N-type TFT 35a can be set almost equal to that of a channel layer 12b of the P-type TFT 35b by implanting group III impurity such as B+, BF2, etc., into the channel layer 12a of the N-type FTF 35a.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# (19)日本国特許庁 (JP) (12) 公 開 特 許 公 報 (A)

# (11)特許出願公開番号

# 特開平4-290467

(43)公開日 平成4年(1992)10月15日


(51) Int.Cl.*	啟別記号	庁内篷理番号	FI	技術表示箇所
H 0 1 L 27/092 G 0 2 F 1/136 H 0 1 L 27/12	5 0 0 A	9018 – 2 K 8728 – 4 M		-
		7342 – 4M 9056 – 4M	H 0 1 L	27/ 08 3 2 1 M 29/ 78 3 1 1 C
			水儲未 水储查審	ママス では できます さい おおり こう
(21)出願番号	特額平3-55027		(71)出願人	000005049 シヤープ株式会社
(22)出顧日	平成3年(1991)3)	月19日	(72)発明者	大阪府大阪市阿倍野区長池町22番22号 松岛
			(72)発明者	株式会社内
			(72)発明者	株式会社内
			(74)代理人	株式会社内

# (54) 【発明の名称】 アクテイブマトリクス基板

# (57) 【要約】

【目的】 閾値電圧の絶対値がほぼ等しい n型TFT及 びp型TFTによって构成されるCMOSインパータを 有するアクティブマトリクス基板を提供することであ

【悩成】 CMOSインバータはn型TFT35a及び p型TFT35bによって构成され、n型TFT35a のチャネル層12aにB・、BF2等のIII族の不純物を 注入することにより、n型TFT35aのチャネル層1 2aの閾値電圧をp型TFT35bのチャネル間12b のそれにほぼ等しくする。



(2)

【特許額求の英囲】

【翻求項1】絶録性基板と、該絶縁性基板上に形成され た表示部と、該絶縁性基板上に形成され、n型薄膜トラ ンジスタとp型ጆ膜トランジスタを有するCMOSイン パータを含む駆動回路と、を備えたアクティブマトリク ス基板であって、該n型薄限トランジスタのチャネル層 及び該p型萪膜トランジスタのチャネル層の少なくとも 一方にIII族不純物がドーピングされ、該n型溶膜トラ ンジスタ及び該p型薄膜トランジスタの間値電圧の絶対 値がほぼ等しいアクティブマトリクス基板。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ(以 下、「TFT」という)をスイッチング案子として有 し、液晶等の表示媒体と組み合わせて表示装置を构成す るためのアクティブマトリクス基板に関する。

[0002]

【従来の技術】従来より、アクティブマトリクス表示装 置には、同一基板上に表示部と駆動回路とを形成したア クティブマトリクス基板がしばしば用いられている。ア クティブマトリクス基板に於いては、n型TFTとp型 TFTとによりCMOSインパータが構成され、このイ ンパータを表示装置の走査回路(シフトレジスタ)とし て用いる試みがなされている。このような走査回路に は、表示画面の大型化、高解像度化が要求され、高速動 作が可能な走査回路の研究が進められている。

[0003]

【発明が解決しようとする課題】上述のようなCMOS インパータには、多結晶シリコンを用いたTFTがしば しば用いられる。上述のように、CMOSインパータは 30 n型TFTとp型TFTによって招成されているため、 これらのTFTの閾値電圧の絶対値が異なっている。通 常、多結晶シリコンを用いたTFTでは、n型TFTの 閾値電圧が極めて小さく、p型TFTのチャネル圏の閾 値超圧は大きい。閾値超圧の絶対値が著しく異なると、 望ましい特性を有するインパー タは得られない。例え ば、n型TFTの閾値電圧が低い場合には、インバータ の入力端子にしのw電圧を印加するとn型TFTは完全 にoff状態とはならず、p型TFTに比べて十分に大 きな抵抗値を持つことができない。従って、このインパー ータの出力端子には、このインパータに接続されている V,,とV。の間の電圧を、n型TFTのチャネル圏とp 型TFTのチャネル層の抵抗比で分割した電圧が出力さ れてしまう。

【0004】本発明はこのような問題点を解決するもの であり、本発明の目的は、閾値電圧の絶対値がほぼ等し いn型TFT及びp型TFTによって頃成されるCMO Sインパータを有するアクティブマトリクス基板を提供 することである。

[0005]

【課題を解決するための手段】本発明のアクティブマト リクス基板は、絶縁性基板と、該絶縁性基板上に形成さ れた表示部と、該絶縁性基板上に形成され、 n 型薄膜ト ランジスタとp型淬膜トランジスタを有するCMOSイ ンパータを含む駆動回路と、を備えたアクティブマトリ クス基板であって、該n型薄膜トランジスタのチャネル も一方にIII族不純物がドーピングされ、該n型酒膜ト ランジスタ及び該p型溶膜トランジスタの間値電圧の絶 10 対値がほぼ等しく、そのことによって上記目的が達成さ

【0006】また、前記n型及びp型薄膜トランジスタ のチャネル唇が、多結晶シリコンを有する構成とするこ ともできる。

[0007]

【作用】前述の多結晶シリコンを用いたTFTでは、通 常、n型のチャネル層の閾値電圧が極めて小さく、p型 のチャネル層の閾値電圧は大きい。また、p型TFTの チャネル層の閾値電圧を低減することは困難であること を、本発明者らは実験により確認している。 n型TFT のチャネル層にIII族の不純物、例えばB\*、BF:等を 注入することにより、n型TFTのチャネル層の閾値電 圧をp型TFTのそれにほぼ等しくすることができる。 これにより、バランスの良いCMOSインバータが得ら れる。

[0008]

【実施例】本発明の実施例について以下に説明する。図 3に本発明のアクティブマトリクス基板の一実施例を用 いて構成したアクティブマトリクス表示装置の模式図を 示す。この表示装置では、駆動回路とTFTアレイとが 同一基板上に形成されている。基板11上に、ゲート駆 動回路 5 4、ソース駆動回路 5 5、及びTFTアレイ部 53が形成されている。TFTアレイ部53には、ゲー ト駆動回路54から延びる多数の平行するゲートバス配 線1が配設されている。ソース駆動回路55からは多数 のソースパス配線2が、ゲートバス配線1に直交して配 設されている。更に、ソースバス配線2に平行して、付 加容量配線8が配設されている。尚、付加容量配線8は 必ずしも設ける必要はない。

【0009】ソースパス配線2と、ゲートバス配線1、 1と、付加容量配線8とに囲まれた領域には、TFT2 5、絵案57、及び付加容量27が設けられている。T FT25のゲート電極はゲートバス配線1に接続され、 ソース電極はソースパス配線2に接続されている。TF T25のドレイン電極に接続された絵素電極と対向基板 上の対向電極との間に液晶が封入され、絵楽57が構成 されている。絵案57は電気的には容量と等価であり、 **絵案 5 7 に書き込まれた信号を保持する作用を有する。** また、TFT25のドレイン電極と付加容量配線8との

50 間には、絵素57に書き込まれた映像信号を保持するた

40

20

3

めの付加容別27が形成されている。付加容量配線8 は、対向電極と同じ電位の電極に接続されている。

【0010】図1に、本実施例のアクティブマトリクス 基板の駆動回路、即ち、ソース駆動回路及びゲート駆動 回路に設けられるCMOSインパータの平面図を示す。 図2に図1のAーA線に沿った断面図を示す。 本実施例を製造工程に従って説明する。ガラス、石英等の絶縁性 基板11上の全面に、多結晶シリコン薄膜をCVD法によって形成した。次に、CVD法、スパッタリング法、又はこの多結晶シリコン薄膜の上面の熱酸化により、SiO:からなるゲート絶縁膜13を形成した。ゲート絶縁膜13の厚さは100nmである。

【0011】次に、上記多結晶シリコン薄膜及びゲート 絶縁顒13のパターニングを行い、半導体層31a、3 1 b を形成した。上述のゲート絶縁膜13の形成を半導 体層31a、31bのパターン形成の後に行ってもよ い。また、ゲート絶縁膜13の形成前に、多結晶シリコ ン薄膜の結晶性を高めるため、レーザアニール、窒素好 囲気中でのアニール等の処理を行うことも可能である。 次に、ゲート絶縁膜13上からn型TFTの半導体層3 laに約35KeVでB·を1×10<sup>12</sup>~5×10<sup>12</sup> c m<sup>-1</sup>の浪度で注入することにより、n型TFTのチャネ ル部にイオン注入を行った。尚、ゲート絶緑膜13の形 成前にイオン注入を行う場合には、約20KeVでBF : を5×1011~5×1012cm-3の設度で注入するこ とにより、上記と同様にn型TFTのチャネル部注入を 行うことができる。これらのイオン注入は、半導体層3 1 a のチャネル部以外の部分にも行われるが、その部分 には後に2×10<sup>15</sup> cm<sup>-1</sup>というチャネル部への注入包 よりも数桁迫い浪度でp・イオンの注入が行われるので 問題とはならない。

【0012】次に、後にゲートバス配線1(図3)、ゲート電極3a及び3bとなる多結晶シリコン層をCVD法を用いて形成し、これにドーピングを行った。これにより、低抵抗の多結晶シリコン層が得られる。その後、低抵抗多結晶シリコン層のパターニングによって、ゲートバス配線1、2つのゲート電極3a及び3bを形成した。

【0013】次に、ゲート電極3a及び3bをマスクとし、且つ、フォトリソグラフィ法によって形成されたレジストをマスクとして、ゲート電極3a及び3bの下方以外の半導体層31a、31bの部分にイオン注入を行った。イオン注入は、n型TFT31aの場合にはPでイオンを120KeVで2×10<sup>13</sup>cm<sup>-2</sup>の浪度で行われ、p型TFT31bの場合には、Bでイオンを35KeVで2×10<sup>13</sup>cm<sup>-2</sup>の浪度で行われる。これにより、n型チャネル層12a及びp型チャネル層12bが得られ、n型TFT35a及びp型TFT35bが完成する。

【0014】この基坂上の全面に、CVD法によって7 50 本発明のアクティブマトリクス基板を用いれば、高解療

00 mmの厚さで層間絶縁膜 14 を形成した。次に、図1に示すように、コンタクトホール 7a、7b、7c 及び 7d を形成した。次に、配線パターン 15a、15b、15c を A し等の低抵抗の金属を用いて形成した。配線パターン 15a にはインバータの  $V_{ii}$  (低電圧側電源)が入力され、配線パターン 15b には  $V_{ii}$  (高電圧側電源)が入力される。また、配線パターン 15c にはインバータの出力電圧が出力される。

【0015】図4(a)に本実施例に於けるn型TFT35aの特性図を示す。比較のために、従来のn型TFT、即ち、チャネル層に不純物ドープを施していないTFTの特性を併せて示した。また、図4(b)に本実施例に於けるp型TFT35bの特性図を示す。図4(a)及び(b)に於いて、横軸はTFTのソース電極とゲート電極との間に印加される電圧 $V_{1}$ を、縦軸はソース電極とドレイン電極との間に流れる電流 $I_{1}$ 。をそれぞれ示し、ソース電極とドレイン電極と同じ流れる電流 $I_{1}$ 。をそれぞれ示し、ソース電極とドレイン電極の間に流れる電流 $I_{1}$ 。を図4(b)との比較から、本実施例のn型TFTの閾値電圧の絶対値は、従来のn型TFTよりも、p型TFTの閾値電圧の絶対値に近くなっていることが分かる。

【0016】図5 (a) に本実施例のアクティブマトリクス基板に於けるCMOSインバータの特性図を示す。比較のために、上述の従来のn型TFTを用いたCMOSインバータの特性図を図5 (b) に示す。図5 (a) 及び (b) の特性図は、 $V_{ee}=20$  V、 $V_{ee}=0$  V の場合の測定結果であり、横軸はインバータの入力電圧  $V_{ee}$ 、縦軸は出力電圧  $V_{ee}$ を示す。図5 (a) 及び (b) の比較から、本実施例に於けるCMOSインバータは、従来のn型TFTを用いたインバータより良好な特性を有していることが分かる。図5 (a) に示すように、 $V_{ee}=10$  V のときに $V_{ee}=10$  V が得られ、図ましいインバータ特性が得られている。

【0017】従来のCMOSインバータでは、n型TFTの閾値電圧の絶対値がp型TFTのそれとは著しく異なるので、Viにlow電圧を入力したときにn型TFTは完全にオフ状態とはならず、p型TFTに比べて十分に大きな抵抗値を持たない。従って、良好な特性が得られない。これに対し、本実施例のアクティブマトリクス基板に設けられているCMOSインバータでは、Viにlow電圧を入力したときにn型TFTはオフ状態となり、p型TFTに比べて十分に大きな抵抗値を持つことができる。従って、良好な特性が得られる。

[0018]

【発明の効果】本発明のアクティブマトリクス基板は、 閾値電圧の絶対値がほぼ等しい n型TFT及びp型TF TからなるCMOSインパータを有しているので、高性 能のシフトレジスタを構成することができる。従って、 本発明のアクティブマトリクス基度を思いわば、TYPA .5

度のアクティブマトリクス表示装置が実現される。

#### 【図面の簡単な説明】

【図1】本発明のアクティブマトリクス基板の駆動回路 に形成されるCMOSインパータの平面図である。

【図2】図1のA-A線に沿った断面図である。

【図3】本発明のアクティブマトリクス基板を用いて構成したアクティブマトリクス表示装置の模式図である。

【図4】 (a) は本発明のアクティブマトリクス基板に形成されるn型TFT及び従来のn型TFTの特性図であり、(b) は本発明のアクティブマトリクス基板に形成されるp型TFTの特性図である。

【図5】(a) は本発明のアクティブマトリクス基板に 設けられるCMOSインパータの特性図であり、(b)

は従来のn型TFTを用いたCMOSインバータの特性 図である。

# 【符号の説明】

3a, 3b ゲート電極

7a. 7b7c. 7d コンタクトホール

11 絶縁性基板

12a n型チャネル層

12b p型チャネル層

13 ゲート絶録膜

### 10 14 層間絶綠膜


15a, 15b, 15c 配線パターン

35a n型TFT

35b p型TFT

[図1]







(5)


[図2]









[図5]



**Tg(v)** 





フロントページの続き

(51) Int. C1. 5 H O 1 L 29/784

識別記号

庁内整理番号

FI

技術表示箇所